您好、欢迎来到现金彩票网!
当前位置:2019欢乐棋牌 > 指令译码器 >

第一章计算机基础知识第一节计算机概述一、基本ppt

发布时间:2019-07-21 00:35 来源:未知 编辑:admin

  1.本站不保证该用户上传的文档完整性,不预览、不比对内容而直接下载产生的反悔问题本站不予受理。

  CPU结构示意图 地址信号 标 志 寄存器 指令寄存器 数据暂存器 控制电路 指令译码器 地 址 寄存 器 指 令 指 针 寄存器 R1 R2 R3 R4 寄存器组 运 算 器 IP 数据信号 控制信号 ALU DS ES SS CS IP 数据暂存器 执 行 部 件 控 制 电 路 指令译码器 总线 接口 控制 电路 AX BX CX DX AH BH CH DH SI DI BP SP AL BL CL DL 寄存器组 BIU AB DB CB 地 址 加 法 器 指 令 队 列 PSW 标志寄存器 EU 运 算 器 DS ES SS CS IP 数据暂存器 执 行 部 件 控 制 电 路 指令译码器 总线 接口 控制 电路 AX BX CX DX AH BH CH DH SI DI BP SP AL BL CL DL 寄存器组 AB DB CB 地 址 加 法 器 指 令 队 列 PSW 标志寄存器 运 算 器 8088 编程结构 指令指针 控制 ROM 控制部件 地址生成 (U流水线) 地址生成 (V流水线) ALU (U流水线) ALU (V流水线) 整数寄存器组 桶形移位器 8K字节数据 高速缓存 TLB 浮点部件 控制 寄存器组 加法 除法 乘法 总 线 部 件 页 面 部 件 预取缓冲器 指令译码器 8K字节代码 高速缓存 TLB 分支目标 缓冲器 分支检验 与目标地址 预取 地址 控制 64位 数据总线 Pentium内部结构 (3) 内存 内存是存储程序和数据的部件, 由地址译码器、内存单元等构成。 n根 C P U 地址线AB 数据线DB 控制线CB 地 址 译 码 器 11001100 00110011 10101010 11110000 10001000 地址00...0000 地址00...0001 地址00...0010 地址00...0011 地址11…1111 内存结构示意图 内存单元 内存单元的地址 内存单元的内容 对内存的读/写操作 内存单元 存储信息的基本单元。 每片内存芯片有若干个内存单元。 每个单元可存储1位或多位等二进制数。 n根 C P U 地址线AB 数据线DB 控制线CB 地 址 译 码 器 11001100 00110011 10101010 11110000 10001000 地址00...0000 地址00...0001 地址00...0010 地址00...0011 地址11…1111 内存单元的地址 为区分各内存单元,每个内存单元对应有一个地址。 地址线上的数据经译码后只有唯一的内存单元被选中。 n根 C P U 地址线AB 数据线DB 控制线CB 地 址 译 码 器 11001100 00110011 10101010 11110000 10001000 地址00...0000 地址00...0001 地址00...0010 地址00...0011 地址11…1111 内存单元的内容 每个内存单元所存储的二进制数据。 n根 C P U 地址线AB 数据线DB 控制线CB 地 址 译 码 器 11001100 00110011 10101010 11110000 10001000 地址00...0000 地址00...0001 地址00...0010 地址00...0011 地址11…1111 对内存的读/写操作 CPU发出地址信号,选中相应的内存单元。 若是读操作,CPU发出内存读控制信号, 被选中的内存单元将其内容经数据总线送入CPU。 若是写操作,CPU发出内存写控制信号, CPU将欲写的内容经数据总线,写入被选中的内存单元。 n根 C P U 地址线AB 控制线CB 地 址 译 码 器 11001100 00110011 10101010 11110000 10001000 地址00...0000 地址00...0001 地址00...0010 地址00...0011 地址11…1111 数据线) 外设和输入/输出接口(I/O接口) 外设的电信号、运行速度与CPU不匹配, 不能与CPU直接相连,必须通过I/O接口与CPU相连。 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 数据总线 DB 控制总线 CB 地址总线 AB 输 出 设 备 CPU 键 盘 → 键盘接口 显示器 → 显示卡 鼠 标 → 串行接口 网 络 → 网卡 打印机 → 并行接口 音箱、麦可风 → 声卡 IDE2 Pentium III 北桥 440BX 南桥 PIIX4E CMOS & RTC USB 超级I/O IDE1 COM1 COM2 LPT1 L1Cache L2 Cache PCI 插槽 ISA 插槽 内存条 ROM BIOS 显 示 器 硬盘 光驱 软驱 键盘鼠标 打印机 MODEM 显卡 I/O接口结构示意图 CPU通过对I/O端口进行读/写操作,实现对外设的控制。 I/O端口1 I/O端口2 I/O端口3 地址 译码 数据 缓冲 控制 电路 外 设 AB DB CB C P U I/O端口 I/O端口的地址 I/O端口的内容 对I/O端口的读/写操作 I/O端口 I/O接口内部通常有一个或多个寄存器, 用以存放各种信息,称I/O寄存器或I/O端口。 I/O端口1 I/O端口2 I/O端口3 地址 译码 数据 缓冲 控制 电路 外 设 AB DB CB C P U I/O端口的地址 为区分各I/O端口,每个端口对应有一个端口地址。 I/O端口1 (23H端口) I/O端口2 (24H端口) I/O端口3 (25H端口 地址 译码 数据 缓冲 控制 电路 外 设 AB DB CB C P U I/O端口的内容 1001 0101 (状态端口) 0110 1010 (数据端口) 1100 0110 (控制端口) 地址 译码 数据 缓冲 控制 电路 外 设 AB DB CB C P U 根据存放内容的不同可分为:状态端口,数据端口,控制端口 指I/O端口存放的二进制数据。 对I/O端口的读/写操作: (与内存的读/写操作相类似) CPU发出地址信号,选中相应的I/O端口。 若是读操作,CPU发出I/O端口读控制信号, 被选中的I/O端口将其内容经数据总线送入CPU。 若是写操作,CPU发出I/O端口写控制信号, CPU将欲写的内容经数据总线,写入被选中的I/O端口中。 I/O端口1 (23H端口) I/O端口2 (24H端口) I/O端口3 (25H端口 地址 译码 数据 缓冲 控制 电路 外 设 AB DB CB C P U 2)微机的工作过程 计算机的工作原理是:“存储程序” + “程序控制” CPU 总线 内存 标 志 寄存器 地址总线 AB 程序 数据 数据总线 DB 控制总线 CB 地 址 译 码 器 、、、 指令1 指令2 指令3 指令4 、、、 、、、 数据1 数据2 数据3 、、、 指令寄存器 数据暂存器 控制电路 指令译码器 地 址 寄存 器 指 令 指 针 寄存器 R1 R2 R3 R4 寄存器组 运 算 器 IP 微机的工作过程分两阶段: 取指令 执行指令 取指令阶段( CPU读内存操作): 地址经地址寄存器 → 地址总线 → 地址译码器, 选中指令所在的内存单元 CPU发出内存读控制信号 指令从内存 → 数据总线 → 数据暂存器 → 指令寄存器 指令译码器对指令进行译码 由IP给出指令在内存的地址 标 志 寄存器 地址总线 AB 程序 数据 数据总线 DB 控制总线 CB 地 址 译 码 器 、、、 指令1 指令2 指令3 指令4 、、、 、、、 数据1 数据2 数据3 、、、 指令寄存器 数据暂存器 控制电路 指令译码器 地 址 寄存 器 指 令 指 针 寄存器 R1 R2 R3 R4 寄存器组 运 算 器 IP 执行指令阶段: 经译码后的指令,由控制电路发出控制信号去执行。 CPU 总线 内存 标 志 寄存器 地址总线 AB 程序 数据 数据总线 DB 控制总线 CB 地 址 译 码 器 、、、 指令1 指令2 指令3 指令4 、、、 、、、 数据1 数据2 数据3 、、、 指令寄存器 数据暂存器 控制电路 指令译码器 地 址 寄存 器 指 令 指 针 寄存器 R1 R2 R3 R4 寄存器组 运 算 器 IP 不同的指令,CPU的具体执行过程不同。 CPU 可执行的操作通常有数据传送、算术逻辑运算等等。 当一条指令需要从内存或I/O端口取得或存放数据时, CPU在执行阶段, 需对指令指定的内存单元或I/O端口进行读/写操作。 例 指令1:将寄存器R1与R3的内容相加,结果存在R3中。 指令1在CPU 内部即可完成 CPU 总线 内存 标 志 寄存器 地址总线 AB 程序 数据 数据总线 DB 控制总线 CB 地 址 译 码 器 、、、 指令1 指令2 指令3 指令4 、、、 、、、 数据1 数据2 数据3 、、、 指令寄存器 数据暂存器 控制电路 指令译码器 地 址 寄存 器 指 令 指 针 寄存器 R1 R2 R3 R4 寄存器组 运 算 器 IP * 第一章 计算机基础知识 第一节 计算机概述 一、计算机的基本组成和工作原理 二、有关术语 三、计算机发展简史 四、微型计算机概述 第二节 计算机中数的表示和编码 一、N进制数 二、二进制数和十六进制数运算 三、计算机内数的表示 四、二进制编码 第一节 计算机概述 一、计算机的基本组成和工作原理 二、有关术语 三、计算机发展简史 四、微型计算机概述 一、计算机的基本组成和工作原理 按性能可分为:巨型机,大型机, 中型机,小型机,微机 现代计算机的结构基础:存储程序控制结构 1945年,美籍匈牙利数学家John Von Neumann提出, 诺依曼计算机 ENIAC (1946) 掌上电脑(2000) 诺依曼计算机的工作原理可概述为: “存储程序” + “程序控制” 要点: 1.以二进制表示数据和指令(程序) 2. 先将程序存入存储器中,再由控制器自动读取并执行 输 入 设 备 控制器 输 出 设 备 CPU 存储器 运算器ALU 二、有关术语 1. 位 ( bit ) 2. 字节 ( Byte ) 3. 字和字长 (word) 4. 位编号 5. 指令、指令系统和程序 6. 寄存器 7. 译码器 1. 位 ( bit) 指计算机能表示的最基本最小的单位 在计算机中采用二进制表示数据和指令,故: 位就是一个二进制位,有两种状态,“0” 和 “1” 2. 字节 ( Byte ) 相邻的8位二进制数称为一个字节 1 Byte = 8 bit 如: 1100 0011 0101 0111 3.字和字长 字长是每一个字所包含的二进制位数。 常与CPU内部的寄存器、 运算装置、总线宽度一致 字是CPU内部进行数据处理的基本单位。 例 某CPU内含 8位运算器,则: 参加运算的数及结果均以 8位 表示, 最高位产生的进位或借位在8位运算器中不保存,而将其保存到标志寄存器中 1 0 1 1 0 1 0 1 被加数8位 + 1 0 0 0 1 1 1 1 加数8位 进位 1 1 1 1 1 1 1 0 1 0 0 0 1 0 0 和8位 PSW 标志寄存器 运 算 器 标志 寄存器 运 算 器 被加数 加数 和 进位 字长是衡量CPU工作性能的一个重要参数。 不同类型的CPU有不同的字长。 如: Intel 4004 是 4 位 8080 是 8 位 8088/ 8086/80286 是 16 位 80386/80486、Pentium 是 32 位 1010 1100 0110 0101 1001 1000 0100 0011 被加数 + 1100 0011 1100 0011 0001 0101 0101 1000 加数 进位 1 1 1111 1 111 1 1 0111 0000 0010 1000 1010 1101 1001 1011 和 4位 8次 8位 4次 16位 2次 32位 1次 位 1 或 0 1位 字节 1100 0011 8位 字 1100 0011 0011 1100 16位 双字 1100 0011 0011 1100 1100 0011 0011 1100 32位 高字节 低字节 高 字 低 字 把一个字定为16 位, 1 Word = 2 Byte 一个双字定为32位 1 DWord = 2 Word= 4 Byte 4. 位编号 为便于描述,对字节,字和双字中的各位进行编号。 从低位开始,从右到左依次为 0、1、2... ← 编号 7 6 5 4 3 2 1 0 1 0 1 0 0 0 1 0 D7 D6 D5 D4 D3 D2 D1 D0 A7 A6 A5 A4 A3 A2 A1 A0 字节 数据Data 地址Address D0 D7 D15 D8 15 8 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 7 0 A0 A7 A15 A8 字的编号为15 ~ 0 双字的编号依此类推,为31 ~ 0 5. 指令、指令系统和程序 一个CPU能执行什么操作,是工程人员设计和制造好的, 是固定的,用户不能改变。 指令是CPU能执行的一个基本操作。 如:取数、加、减、乘、除、存数 等 指令系统是CPU所能执行的全部操作。 不同的CPU,其指令系统不同。 程序是用户在使用计算机时,为要解决的问题, 用一条条指令编写的指令集合。 6.寄存器 寄存器是用来存放数据和指令的一种基本逻辑部件。 根据存放信息的不同, 有指令寄存器、数据寄存器、地址寄存器等。 标 志 寄存器 地址总线 AB 数据总线 DB 控制总线 CB 指令寄存器 数据寄存器 控制电路 指令译码器 地 址 寄存 器 指 令 指 针 寄存器 R1 R2 R3 R4 寄存器组 运 算 器 IP CPU 结构 示意图 7.译码器 译码器是将输入代码转换成相应输出信号的逻辑电路。 指令是CPU能执行的一个基本操作; CPU的设计者对CPU的所有指令进行编码; 用户用编码形式的指令进行编程,程序存放在内存中; CPU从内存取来编码形式的指令, 对指令进行译码,发出执行该指令功能所需的信号 CPU 总线 内存 标 志 寄存器 地址总线 AB 程序 数据 数据总线 DB 控制总线 CB 地 址 译 码 器 、、、 指令1 指令2 指令3 指令4 、、、 、、、 数据1 数据2 数据3 、、、 指令寄存器 数据暂存器 控制电路 指令译码器 地 址 寄存 器 指 令 指 针 寄存器 R1 R2 R3 R4 寄存器组 运 算 器 IP 根据译码内容的不同,可分为: 指令译码器: 将指令代码转换成该指令所需的各种控制信号。 地址译码器: 将地址信号转换成各地址单元相应的选通信号。 二、计算机发展简史 1. 根据使用的基本电子器件,计算机经历了四个阶段: 电子管计算机 (1946—1956) 晶体管计算机 (1957—1964) 集成电路计算机 (1965—1970) 超大规模集成 电路计算机 (1971—至今) 用机器语言、汇编语言编写程 用于军事和国防尖端技术 开始使用高级语言 开始用于工程技术、数据处理和 其它科学领域 采用微程序、流水线等技术, 提高运行速度 出现操作系统、诊断程序等软件 采用半导体存储器 采用图形界面操作系统 器件速度更快, 软件、外设更加丰富 主 要 特 点 2.计算机的两个方向发展: 研制高速度、强功能的巨型机和大型机 适应军事和尖端科学的需要。 研制价格低廉的超小型机和微型机 开拓应用领域和占领更广大的市场。 微型计算机是第四代计算机的典型代表。 参考: 沈绪榜 ,“计算机的回顾与发展”,《国际技术经济研究》, 2001 四、微型计算机概述 1. 微型计算机的基本结构 2. 微处理器、微型计算机、微型计算机系统(自学) 3. 微型计算机的特点(自学) 4. 微型计算机的分类 5. IBM PC机的发展简史(自学) 1. 微型计算机的基本结构 简介 1) 构成部件 ; 2) 工作过程 调制解调器 内存条 电源箱 中央处理器 主板 光驱 软驱 硬盘 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 数据总线 DB 控制总线 CB 地址总线 AB 输 出 设 备 CPU 微机的硬件由CPU、存储器、输入/输出设备构成; 输入/输出设备通过输入/输出接口与系统相连; ( 输入/输出接口简称I/O接口 ) 各部件通过总线)总线 总线是连接多个功能部件的一组公共信号线 微机中各功能部件之间的信息是通过总线传输 总线 BUS 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 输 出 设 备 CPU ISA插 槽 PCI插槽 AGP插 槽 北桥 芯片组 南桥 芯片组 内存插槽 CPU插槽 IDE接口 软驱接口 并口连接器 串口连接器 ROM BIOS 鼠标键盘 USB 接口 主板 电源 插座 550MHz IDE2 Pentium III 北桥 440BX AGP 南桥 PIIX4E CMOS & RTC USB 超级I/O IDE1 COM1 COM2 LPT1 550MHz L1 Cache L2 Cache 处理机总线MHz PCI 总线MHz PCI 插槽 ISA 插槽 ISA总线MHz 内存条 ROM BIOS 显 示 器 硬盘 光驱 软驱 键盘鼠标 打印机 MODEM 66MHz 显卡 按信号的作用,总线分为三类: 地址总线、数据总线、控制总线 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 数据总线 DB 控制总线 CB 地址总线 AB 输 出 设 备 CPU 地址总线 AB ( Address Bus) :单向 用来传送CPU输出的地址信号, 确定被访问的存储单元、I/O端口。 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 数据总线 DB 控制总线 CB 地址总线 AB 输 出 设 备 CPU 地址总线的条数 决定CPU的寻址能力。 10根 → 210 1024 1K 20根 → 220 1024K 1M 32根 → 232 22 × 230 4G 36根 → 236 26 × 230 64G 数据总线 DB ( Data Bus ):双向 用来在CPU与存储器、I/O接口之间进行数据传送。 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 数据总线 DB 控制总线 CB 地址总线 AB 输 出 设 备 CPU 数据总线的条数决定一次可最多传送数据的宽度。 8 根 → 一次传送 8位 16 根 → 一次传送 16位 32 根 → 一次传送 32位 64 根 → 一次传送 64位 控制总线CB ( Control Bus ) : 用于传送各种控制信号。 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 数据总线 DB 控制总线 CB 地址总线 AB 输 出 设 备 CPU 有的是CPU发出,如读控制信号、写控制信号; 有的是发向CPU,如外设向CPU发出的中断申请信号。 (2) 中央处理器CPU 计算机的核心部件 用来实现指令的自动装入和自动执行, 实现计算机本身的自动化。 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 数据总线 DB 控制总线 CB 地址总线 AB 输 出 设 备 CPU *

http://mytkt.net/zhilingyimaqi/306.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有